Skip to content

Latest commit

 

History

History
11 lines (6 loc) · 217 Bytes

README.md

File metadata and controls

11 lines (6 loc) · 217 Bytes

RiscV-ISA32

Esse repositório é destinado para o desenvolvimento de um processador uniciclo RISCV ISA-32.

Linguagem

  • VHDL 2008

Ferramentas de Simulação

  • ModelSim - INTEL FPGA STARTER EDITION 2020.1